핵심 요약
아날로그 회로 설계는 기존 설계 자산(IP)의 재사용이 핵심이지만, 텍스트 설명과 회로도, 넷리스트 간의 형식이 달라 검색이 매우 어려웠다. 이 논문은 세 가지 서로 다른 데이터 형식을 하나의 공통 공간으로 통합하여 설계자가 자연어만으로도 원하는 회로를 정확히 찾고 생성할 수 있게 돕는다.
왜 중요한가
아날로그 회로 설계는 기존 설계 자산(IP)의 재사용이 핵심이지만, 텍스트 설명과 회로도, 넷리스트 간의 형식이 달라 검색이 매우 어려웠다. 이 논문은 세 가지 서로 다른 데이터 형식을 하나의 공통 공간으로 통합하여 설계자가 자연어만으로도 원하는 회로를 정확히 찾고 생성할 수 있게 돕는다.
관련 Figure

수동 검색과 시행착오가 반복되는 기존 방식(a)과 달리, AnalogRetriever(b)는 텍스트, 이미지, 넷리스트를 통합 임베딩 공간에서 검색하여 RAG를 통해 설계를 자동화하는 과정을 보여준다.
전통적인 아날로그 설계 흐름과 AnalogRetriever 기반 설계 흐름의 비교 다이어그램
핵심 기여
삼중 모달 통합 검색 프레임워크 AnalogRetriever
텍스트 설명, 회로도 이미지, SPICE 넷리스트라는 세 가지 이종 데이터를 하나의 공유 임베딩 공간에 매핑하여 상호 검색이 가능한 통합 프레임워크를 구축했다.
고품질 삼중 모달 데이터셋 구축
기존 MASALA-Chai 데이터셋의 오류를 LLM 기반 2단계 복구 파이프라인으로 수정하여 넷리스트 컴파일 성공률을 22%에서 100%로 끌어올린 6,354개의 정제된 데이터를 확보했다.
커리큘럼 기반 대조 학습 전략
그래프 엔코더 웜업부터 하드 네거티브 마이닝까지 이어지는 3단계 학습 과정을 통해 위상적으로 유사한 회로 간의 미세한 차이를 구분하는 능력을 극대화했다.
핵심 아이디어 이해하기
아날로그 회로는 동일한 설계라도 텍스트 설명(자연어), 회로도(이미지), SPICE 넷리스트(그래프 구조 코드)라는 완전히 다른 형태로 존재한다. 기존의 CLIP과 같은 모델은 자연 이미지와 텍스트 정렬에는 능숙하지만, 추상적인 회로 기호나 복잡한 연결 관계를 가진 넷리스트의 구조적 의미를 파악하지 못해 검색 성능이 매우 낮았다.
이 문제를 해결하기 위해 연구진은 각 모달리티에 특화된 엔코더를 사용했다. 특히 넷리스트의 경우, 단순한 텍스트가 아닌 소자 간의 연결 관계를 나타내는 그래프로 해석하고 포트(Port) 정보를 인식하는 Relational Graph Convolutional Network(RGCN)를 도입했다. 이를 통해 트랜지스터의 게이트와 드레인 연결 차이와 같은 미세한 위상적 특징을 벡터 공간에 반영했다.
결과적으로 서로 다른 형식의 데이터들이 공통된 의미 공간(Shared Embedding Space)에 모이게 된다. 예를 들어 'Miller 보상 2단 증폭기'라는 텍스트 쿼리를 입력하면, 이와 의미적으로 가장 가까운 위치에 있는 회로도 이미지와 넷리스트 코드를 즉시 찾아낼 수 있게 되어 설계 효율성을 획기적으로 높였다.
방법론
AnalogRetriever는 세 가지 엔코더로 구성된다. 이미지와 텍스트는 사전 학습된 CLIP(ViT-L/14)을 활용하되 도메인 적응을 위해 상위 블록만 미세 조정하며, 넷리스트는 포트 정보를 구분하는 RGCN 엔코더를 통해 처리한다. RGCN은 소자를 노드로, 전기적 연결을 엣지로 정의하며 20가지 엣지 타입을 사용하여 단일 가중치 GCN이 구분하지 못하는 포트 레벨의 의미를 학습한다.
학습은 InfoNCE 기반의 대조 학습 손실 함수를 사용한다. 배치 내의 N개 데이터 쌍에 대해 동일 회로의 모달리티 간 코사인 유사도는 높이고 다른 회로와의 유사도는 낮추는 방식이다. [입력 임베딩 벡터 간 내적 계산 → 지수 함수 적용 및 정규화 → 확률 분포 도출 → 정답 쌍의 확률 극대화] 과정을 통해 모든 모달리티를 정렬한다.
안정적인 학습을 위해 3단계 커리큘럼을 도입했다. 1단계에서는 CLIP을 고정한 채 그래프 엔코더만 학습시켜 기존 공간에 정렬하고, 2단계에서 전체 모델을 해제하여 통합 최적화를 수행하며, 3단계에서는 K-means 클러스터링으로 추출한 하드 네거티브 샘플을 투입해 기능적으로 유사하지만 구조가 다른 회로를 정교하게 구분하도록 유도한다.
관련 Figure

Vision, Text, Graph 엔코더가 각각의 데이터를 처리하여 하나의 Unified Space로 모으는 구조를 설명하며, 대조 학습을 통해 일치하는 데이터는 가깝게(Push), 불일치하는 데이터는 멀게(Pull) 배치함을 시각화한다.
AnalogRetriever의 삼중 모달 엔코더 아키텍처 및 통합 임베딩 공간 구조

그래프 엔코더 웜업(Phase 1), 전체 전이 학습(Phase 2), 하드 네거티브 마이닝(Phase 3)으로 이어지는 학습 전략을 통해 모델이 점진적으로 정교한 회로 구분을 학습하는 과정을 나타낸다.
3단계 커리큘럼 학습 과정의 상세 단계
주요 결과
AnalogRetriever는 6가지 교차 모달 검색 방향 모두에서 기존 SOTA 모델인 CROP 대비 평균 Recall@1 성능을 15배 이상 향상시킨 75.2%를 달성했다. 특히 텍스트에서 코드를 찾는 방향(T→C)에서는 75.6%의 Recall@1을 기록하여 기존 베이스라인(9.5%)을 압도적으로 능가했다.
Ablation Study 결과, 포트 인식 RGCN 도입 시 일반 GCN 대비 코드 관련 검색 성능이 최대 2.3%p 향상되었으며, 3단계 커리큘럼 학습을 적용했을 때 적용 전보다 평균 Recall@1이 7.5%p 상승하는 효과를 확인했다.
AnalogCoder 에이전트 프레임워크에 RAG 모듈로 통합했을 때, 8개의 주요 LLM 모두에서 기능적 통과율(Pass Rate)이 평균 5.6%p 상승했으며, Claude 3.5 Sonnet의 경우 86.7%라는 새로운 최고 성능을 기록했다.
기술 상세
본 연구는 회로의 위상적 특징을 보존하기 위해 20개의 포트 타입(MOSFET의 drain/gate/source/bulk 등)을 정의한 포트 인식 RGCN을 제안했다. 이는 소자 간의 단순 연결을 넘어 전기적 역할의 차이를 수치화한다. 또한 CLIP의 시각적 지식을 유지하면서 회로도라는 특수한 도메인에 적응시키기 위해 ViT의 하위 16개 블록을 동결하고 상위 8개 블록만 튜닝하는 전략을 취했다. 데이터셋 구축 과정에서는 GPT-4o를 활용한 2단계 복구 파이프라인을 통해 구문 오류와 시뮬레이션 수렴 문제를 해결하여 데이터 품질을 극대화했다.
한계점
현재 데이터셋은 19개의 표준 아날로그 토폴로지만을 다루고 있어 혼성 신호(Mixed-signal), RF, 전력 관리 회로 등으로의 확장이 필요하다. 또한 RGCN에서 사용하는 20개의 포트 타입이 수동으로 정의되어 있어 새로운 소자 기술에 대한 일반화 능력이 제한될 수 있다.
실무 활용
아날로그 회로 설계 자동화 도구 및 IP 관리 시스템에 즉시 적용 가능한 기술로, 설계자의 검색 시간을 단축하고 LLM 기반 설계 생성의 정확도를 높인다.
- 자연어 요구사항 기반의 기존 회로 설계 자산(IP) 검색 및 재사용
- 회로도 이미지를 입력하여 대응하는 시뮬레이션용 SPICE 넷리스트 추출
- RAG 시스템과 결합하여 LLM의 회로 설계 할루시네이션 방지 및 검증된 토폴로지 제공
코드 공개 여부: 공개
코드 저장소 보기키워드
AI 요약 · 북마크 · 개인 피드 설정 — 무료
출처 · 인용 안내
인용 시 "요약 출처: AI Trends (aitrends.kr)"를 표기하고, 사실 확인은 원문 보기 기준으로 진행해 주세요. 자세한 기준은 운영 정책을 참고해 주세요.