나노스택
IBM이 제시한 칩 아키텍처 명칭으로, 물리적 피처 크기를 1nm 미만으로 줄이지 않고도 설계·층 구조 최적화를 통해 이론적 서브‑1nm 수준의 컴퓨트 성능과 에너지 효율을 달성하려는 접근법이다. 소자 배치·층간 상호연결을 재설계해 집적도와 전력 효율을 개선하는 점이 핵심이다.