AWS Graviton5 프로세서와 M9g/M9gd 인스턴스 일반 공개

이 요약은 AI가 원문을 분석해 생성했습니다. 정확한 내용은 원문 기준으로 확인하세요.

TL;DR

AWS는 Graviton5와 이를 탑재한 M9g/M9gd 인스턴스를 일반 공개하며 네 개 칩렛에 총 192코어를 배치하고 칩렛 간 최대 420GB/s의 맞춤형 다이-투-다이 링크, DDR5-8800 메모리, PCIe gen6, 3nm 공정을 결합해 메모리 레이턴시와 온칩 통신을 줄였다고 발표했다. Neoverse V3 코어의 분기 예측 개선과 192MB의 대용량 L3 캐시 파티셔닝이 실제 애플리케이션에서의 처리량을 끌어올려 전체적으로 Graviton4 대비 평균 25% 성능 향상과 웹·추론에서 최대 35%의 이득을 제시했다. 보안 측면에서는 Nitro Isolation Engine에 형식 검증을 적용해 VM 메모리와 I/O 접근을 수학적으로 보장하는 격리 구조를 도입했다고 명시했다. 이러한 조합은 메모리 및 I/O 집약적 워크로드에서 지연을 낮추고 처리량을 높이는 것을 목표로 하지만 구체 벤치마크 조건은 별도 문서에서 확인해야 한다.

빠른 이해

새로운 점

네 개 칩렛에 48코어씩 배치해 192코어를 구성하고 칩렛 간 420GB/s 링크와 DDR5-8800·PCIe gen6를 결합한 클라우드용 CPU 설계가 핵심 차별점이다.

핵심 메커니즘

입력으로는 고객 워크로드의 메모리·I/O 요구와 VM 크기가 들어오고 처리 단계에서는 네 개 칩렛의 통합 DRAM·PCIe 컨트롤러와 고대역 die-to-die 링크, Neoverse V3 코어의 개선된 분기 예측, 192MB L3 캐시 파티셔닝이 결합되어 메모리 레이턴시와 코어 간 통신 병목을 줄인 후 출력으로는 Graviton4 대비 평균 25% 수준의 처리량 향상과 특정 워크로드에서 최대 35%까지의 성능 개선을 제공한다.

핵심 수치

칩렛 간 최대 대역폭: 420 GB/s
총 코어 수: 192 cores- 각 칩렛에 48코어, Graviton4 대비 2배
L3 캐시 용량: 192 MB- 이전 세대보다 5배 이상 증가
제조 공정: 3 nm
일반 목적 성능 개선: up to 25%- Graviton4 대비
웹·추론 성능 개선: up to 35%- 기사에서 제시된 워크로드별 최대 수치

섹션별 상세

요약 및 출시

Graviton5와 이를 탑재한 M9g 및 M9gd EC2 인스턴스가 일반 공개되었다. 이 세대는 칩렛 설계 변경과 공정 전환을 통해 코어 수와 메모리 성능을 크게 확장했으며 클라우드용 범용 및 agentic AI 워크로드에서 성능 향상을 목표로 삼고 있다. 발표문은 구체적인 하드웨어 사양과 성능 향상 지표를 제시하며 새 인스턴스가 기존 Graviton4 기반 인스턴스보다 평균 25% 더 빠르다고 명시하고 있다.

칩렛 기반 아키텍처와 물리적 구성

Graviton5는 네 개의 칩렛으로 구성되며 각 칩렛에 48코어와 DRAM 및 PCIe 컨트롤러를 통합해 총 192코어를 만든다. 칩렛들 사이를 연결하는 맞춤형 다이-투-다이 링크는 최대 420GB/s의 대역폭을 제공해 칩렛 분할로 인한 통신 병목을 줄이고, I/O 다이 또는 별도 DRAM 컨트롤러를 폐지한 통합 구조로 레이턴시를 낮춘다. 이러한 물리적 구성은 칩렛 단위로 NUMA 영역을 구성하고 L3 캐시를 VM 크기에 맞춰 분할해 작은 VM에서의 메모리 레이턴시를 줄이는 설계적 이점을 만든다.

근거

칩렛 간 맞춤형 다이-투-다이 링크는 최대 420GB/s의 대역폭을 제공한다. — 아티클 주요 요약 및 칩렛 아키텍처 단락
Graviton5는 192MB의 L3 캐시를 탑재해 이전 세대보다 5배 이상 큰 공유 캐시 용량을 제공한다. — 캐시 용량 및 메모리 단락

메모리와 인터커넥트 사양

새 프로세서는 DDR5-8800 메모리와 PCIe gen6 인터커넥트를 지원해 메모리 대역폭과 I/O 처리량을 확대했다. AWS는 DRAM 제조사와 협력해 DDR5-8800 수준의 성능을 확보했으며 이를 통해 클라우드 인스턴스에서 '가장 빠른 메모리'를 제공한다고 표기했다. 공정은 세나노미터(3nm)로 전환되어 회로 밀도와 온칩 통신 속도를 높였고, 이 조합이 전체 시스템 처리량과 에너지 효율을 개선하는 핵심 요소로 제시되었다.

코어 설계와 실성능 개선 요인

Graviton5는 Arm과 공정 설계한 Neoverse V3 코어를 채택해 분기 예측 능력을 개선했고, 이로 인해 데이터베이스 같은 실제 애플리케이션에서 최대 30% 성능 향상이 가능하다고 밝혔다. 각 코어의 마이크로아키텍처 개선과 대용량 공유 L3 캐시가 결합되어 DRAM 대기 시간을 줄이고 지연에 민감한 워크로드의 처리율을 올렸다. 발표문은 마이크로벤치마크가 아닌 실제 고객 워크로드 중심의 설계 목표를 강조하며, 실사용 시나리오에서의 성능 이득을 근거로 제시했다.

성능 수치와 워크로드별 개선

Graviton5 기반 인스턴스는 Graviton4 대비 전체적으로 최대 25%의 연산 성능 향상을 제공하며 웹 애플리케이션과 머신러닝 추론에서 최대 35%, 데이터베이스에서는 최대 30%의 성능 향상을 제시했다. 아티클에는 이러한 퍼센트 수치가 명시되어 있어 세대 간 상대 성능 비교가 가능하며, 코어 수 2배 증가와 L3 캐시 192MB, 칩렛 간 420GB/s 링크 같은 정량적 사양이 성능 근거로 연결되어 있다. 단, 이 수치들은 설계 목표 및 내부/대표적인 워크로드 측정 결과로 제시되어 구체적 벤치마크 환경과 조건은 별도 기술문서에서 확인해야 한다.

근거

Graviton5는 Graviton4 대비 평균 25% 더 나은 계산 성능을 제공하며 웹 애플리케이션과 ML 추론에서 최대 35%까지 향상이 가능하다. — 요약 성능 수치 및 성능 수치 단락

보안 설계와 Nitro Isolation Engine

M9 인스턴스에는 Nitro Isolation Engine이 추가되어 하이퍼바이저 수준의 격리 보장을 강화했다. 이 구성요소는 VM 메모리, CPU 레지스터 상태, I/O 접근을 최소 API 집합을 통해 중재하며 형식 검증(formal verification)을 적용해 의도한 격리 속성이 수학적으로 증명되도록 설계되었다. 발표문은 Nitro를 '첫 번째 형식 검증된 클라우드 하이퍼바이저'로 명시하며 정형 기법을 통해 클라우드 보안 신뢰도를 높였다고 밝혔다.

근거

Nitro Isolation Engine은 형식 검증을 적용해 하이퍼바이저 수준의 격리를 수학적으로 보장한다. — 보안 설계 및 Nitro Isolation Engine 단락

제품 적용 범위와 운영 관점

Graviton5는 웹 애플리케이션, 마이크로서비스, 분석, 데이터베이스, 머신러닝 추론, 전자 설계 자동화, 게임, 비디오 인코딩, 에이전트형 AI 등 광범위한 워크로드를 대상으로 한다고 명시되어 있다. 발표는 Graviton 계열이 다섯 세대에 걸쳐 진화해 350개 이상의 인스턴스 유형에 적용되어 왔음을 지적하며 이번 세대는 특히 메모리와 I/O 집약적 워크로드에서의 개선을 목표로 삼고 있다. 운영 측면에서는 NUMA 구성과 L3 파티셔닝이 VM 크기별 레이턴시 최적화에 기여할 수 있음을 언급하고 있다.

용어 해설

Chiplet Architecture: — 칩렛 아키텍처는 하나의 칩 대신 여러 개의 작은 다이(칩렛)를 연결해 하나의 패키지를 구성하는 설계 방식이다. 칩렛은 코어, 메모리 컨트롤러, I/O 등을 분리해 칩별로 최적 공정을 적용할 수 있으며 칩렛 간 고대역 연결로 데이터 이동을 최적화한다. 이 아티클에서는 칩렛 간 die-to-die 대역폭과 NUMA 구성으로 성능과 레이턴시를 낮추는 점이 핵심이다.
Non-Uniform Memory Access: — NUMA는 프로세서의 특정 코어 집합이 물리적 메모리의 일부에 더 가까운 메모리 배치를 가리키는 개념으로, 메모리 접근 비용이 코어에 따라 달라진다. NUMA 구성에서는 메모리 컨트롤러와 코어의 물리적 배치가 성능과 레이턴시에 직접적인 영향을 미치므로 OS와 가상화에서 메모리 배치 최적화가 중요하다. 본문에서는 칩렛별로 2개 또는 4개의 NUMA 영역을 구성해 VM 크기에 맞춘 L3 파티셔닝을 적용한다고 밝히고 있다.
Die-to-Die Connectivity: — 다이 간 연결성은 동일 패키지 내 서로 다른 칩렛들 사이의 물리적 및 논리적 데이터 경로를 의미하며 대역폭과 레이턴시를 결정한다. 고대역폭의 die-to-die 링크는 칩렛 분할로 인한 통신 병목을 완화하고 코어 간 캐시 일관성이나 메모리 액세스 지연을 줄인다. 기사에서는 칩렛 간 최대 420GB/s의 링크를 제시해 칩렛 기반 설계의 성능 목표를 설명하고 있다.
L3 Cache: — L3 캐시는 코어들이 공유하는 고용량 캐시 계층으로 DRAM 접근을 줄여 평균 메모리 접근 시간을 단축한다. L3 용량 증가와 가상 머신 단위 파티셔닝은 VM의 메모리 레이턴시를 낮추고 캐시 적중률을 개선함으로써 데이터베이스 등 대규모 워크로드의 실성능을 끌어올린다. 본문에서는 Graviton5가 192MB L3를 제공해 이전 세대보다 5배 이상 늘어났다고 밝히고 있다.

언급된 리소스

문서원문 링크