이 요약은 AI가 원문을 분석해 생성했습니다. 정확한 내용은 원문 기준으로 확인하세요.
TL;DR
Cerebras는 WSE-3 Turbo 세 개와 새 Nexus rack-scale platform을 결합한 CS-4를 공개했으며, 연산·전력·냉각·I/O를 함께 설계해 대규모 AI 추론의 속도와 확장성을 높이는 구조를 택했습니다. 공식 자료는 GPU 시스템 대비 최대 30배 빠른 inference, 10조 개가 넘는 모델에서 초당 1,000토큰 이상, CS-3 대비 최대 10배의 와트당 처리량을 제시합니다. 입력 프롬프트의 Prefill은 GPU나 ASIC에서 처리하고 응답 생성 Decode는 CS-4에서 처리하는 Disaggregated Inference를 지원해 AMD Helios와 AWS Trainium 같은 플랫폼과 결합할 수 있습니다. 후면 Wafer-Scale Backpack과 programmable Wafer I/O Module은 부품 수를 50% 줄이고 I/O bandwidth를 7.2 Tbit/s로 끌어올리며, 첫 출하는 해당 분기에 시작될 예정입니다.
빠른 이해
새로운 점
연산·전력·냉각·I/O를 Nexus 모듈형 랙으로 통합하고 Prefill과 Decode를 분리한 CS-4 시스템 구조입니다.
핵심 메커니즘
GPU 또는 ASIC이 입력 프롬프트의 Prefill을 처리해 모델 상태를 만들면, 상태를 CS-4로 전달해 WSE-3 Turbo 세 개가 초저지연 Decode를 수행합니다. 웨이퍼 가장자리의 programmable I/O fabric과 최대 2마이크로초 웨이퍼 간 연결이 상태 이동을 담당하고, 후면 Wafer-Scale Backpack은 전력 변환·냉각·I/O·제어 전자장치를 웨이퍼 주변에 통합합니다.
핵심 수치
- GPU 대비 inference 속도: 최대 30배 빠름- Artificial Analysis 및 2026년 8월 내부 벤치마킹
- 10T 이상 모델 생성 속도: 초당 1,000토큰 이상- 웨이퍼 간 지연시간 최저 2마이크로초 조건의 본문 주장
- CS-3 대비 와트당 처리량: 최대 10배- 내부 벤치마킹 및 projections
- CS-4 시스템 AI Compute: 750 PFLOPS- 희소 FP16 기준
- CS-4 I/O bandwidth: 7.2 Tbit/s- CS-4 AT A GLANCE 표
- CS-4 I/O latency: 2 microseconds- CS-4 AT A GLANCE 표
섹션별 상세
CS-4의 시스템 설계 목표
Cerebras는 CS-4를 WSE-3 Turbo 세 개와 새 랙·시스템 설계를 결합한 네 번째 세대 AI 시스템으로 내놓았습니다. 특정 프로세서 하나만 개선하는 대신 연산, 전력, 냉각, I/O를 함께 바꿔 빠른 토큰 생성과 대규모 운영에 필요한 총 처리량을 동시에 확보하는 방향입니다. 공식 자료는 개발자에게는 대화형 추론과 agentic 애플리케이션의 응답성을, 데이터센터 운영자에게는 와트당 처리량을, hyperscaler와 neocloud에는 모듈식 배포와 확장성을 주요 사용 조건으로 제시합니다. 시스템 표에는 750 PFLOPS AI Compute, 129.6 PB/s 메모리 대역폭, 160.5 PB/s on-chip fabric bandwidth, 7.2 Tbit/s I/O bandwidth, 2마이크로초 I/O latency가 기재되어 있습니다.
대규모 모델의 추론 속도
CS-4는 GPU 시스템보다 최대 30배 빠른 production inference를 목표로 하며, 공개된 비교 그래프에서 Gemma 4-31B, Llama 3.3 70B, GPT OSS-120B, GLM 4.7-355B, Kimi K2.1T, GPT 5.4, GPT 5.6 SOL을 비교 대상으로 놓았습니다. 핵심 경로는 WSE 사이에서 모델 상태와 연산 결과를 이동하는 시간을 줄이는 것으로, 웨이퍼 간 통신 지연을 최저 2마이크로초까지 낮춥니다. Cerebras는 내부 벤치마크와 extrapolation을 근거로 10조 개를 넘는 파라미터 모델에서도 초당 1,000토큰 이상을 생성할 수 있다고 밝혔습니다. 이 수치는 모델 규모가 커질수록 장치 간 통신이 Decode 속도를 제한하는 문제를 낮추려는 설계의 효과를 나타내지만, 일부 결과는 2026년 8월 기준 내부 측정과 추정에 기반합니다.
처리량과 전력 효율의 확장
기존 AI 인프라는 사용자별 낮은 응답 지연과 전체 시스템의 높은 처리량 사이에서 선택이 필요했지만, CS-4는 두 지표를 한 시스템에서 함께 높이는 것을 목표로 합니다. 공식 비교에서 CS-4는 production GPU보다 최대 30배 빠른 토큰 생성을 제공하고, CS-3보다 와트당 처리량을 최대 10배 높이며, CS-3 대비 최대 2배 빠른 성능과 최대 10배의 token capacity를 제시합니다. 데이터 흐름은 전력 예산 안에서 각 사용자의 Decode를 빠르게 처리하면서 같은 전력으로 더 많은 작업을 병렬 처리하는 방식입니다. 따라서 사용자는 짧은 응답 지연을 얻고 운영자는 같은 전력 규모에서 더 많은 요청을 수용할 수 있지만, 제시된 비교 일부는 내부 벤치마크와 projections라는 조건을 함께 봐야 합니다.
분리형 추론과 이기종 연결
CS-4는 하나의 하드웨어가 Prefill과 Decode를 모두 담당하는 대신 두 추론 단계를 서로 다른 연산 플랫폼에 배치하는 Disaggregated Inference를 기본 지원합니다. 먼저 GPU 또는 ASIC 기반 Prefill 엔진이 입력 프롬프트를 처리해 모델 상태를 만들고, 이후 그 상태를 CS-4로 전달하면 CS-4가 초저지연 Decode와 응답 토큰 생성을 맡습니다. Cerebras는 결합 가능한 Prefill 플랫폼으로 AMD Helios와 AWS Trainium을 예로 들었으며, CS-4 내부 연결에는 표준 기반 RoCE v2 RDMA over Ethernet과 스위치 없는 Direct Wafer Links를 사용합니다. 이 구성은 기존 GPU·ASIC 자원을 Prefill에 활용하면서 CS-4의 Decode 속도를 결합하므로, 대규모 모델 서비스를 이기종 인프라로 확장하는 경로를 제공합니다.
Nexus의 모듈식 랙 구조
CS-4는 Compute, Power, I/O를 독립적인 구성 요소로 재구성한 Nexus Platform Architecture를 처음 적용한 시스템입니다. 랙 후면의 Wafer-Scale Backpack은 웨이퍼 주위에 전력 변환, 직접 액체 냉각, 고속 I/O, 제어 전자장치를 묶은 자체 모듈이며, 전원 배열에 수직으로 연결됩니다. 연산부와 전원 공급부를 분리하고 모듈을 자체 완결형으로 만들면서 이전 세대보다 부품 수를 50% 줄이고 자동화 제조를 60% 늘려 배포 시간을 며칠에서 몇 시간으로 줄이는 구조입니다. 전력 변환 위치도 기존 GPU 보드보다 프로세서에 100배 가까워져 WSE-3 Turbo에 두 배의 전력을 전달하고, 웨이퍼 가장자리에서 확장되는 programmable I/O fabric은 I/O 대역폭을 두 배로 높이는 기반이 됩니다.
용어 해설
- 웨이퍼 간 지연시간(Wafer-to-Wafer Latency)
- — 서로 다른 Wafer Scale Engine 사이에서 데이터가 이동하는 데 걸리는 시간입니다. CS-4는 웨이퍼 간 연결을 최대 2마이크로초로 낮춰, 대규모 모델의 각 처리 단계에서 장치 간 통신으로 생기는 대기시간을 줄입니다. 모델 크기가 커져도 Decode 속도를 유지하는 핵심 요소입니다.
- 분리형 추론(Disaggregated Inference)
- — 추론을 프롬프트 처리 단계인 Prefill과 응답 토큰 생성 단계인 Decode로 나누고, 각 단계에 적합한 연산 장치를 배치하는 구조입니다. GPU나 ASIC이 입력 프롬프트에서 모델 상태를 만든 뒤 CS-4가 이를 받아 낮은 지연시간으로 응답을 생성합니다. 서로 다른 하드웨어를 하나의 추론 시스템으로 결합할 수 있습니다.
- 웨이퍼 스케일 엔진(Wafer Scale Engine)
- — 일반적인 개별 칩 대신 웨이퍼 전체를 하나의 대형 AI 프로세서처럼 사용하는 연산 장치입니다. CS-4는 WSE-3 Turbo 세 개를 한 시스템에 배치하며, 각 엔진은 4조 개 트랜지스터와 90만 개 AI Core를 갖는 것으로 표에 제시됩니다. 대규모 연산과 메모리 대역폭을 한 장치 안에서 확보하는 기반입니다.
- RoCE v2
- — Ethernet 네트워크에서 RDMA를 구현해 서버 간 메모리 데이터를 낮은 CPU 개입으로 직접 전송하는 표준 프로토콜입니다. CS-4의 Wafer I/O Module은 RoCE v2를 사용해 기존 인프라와 이기종 시스템을 연결합니다. 스위치 없는 Direct Wafer Links와 함께 클러스터 확장 방식의 선택지를 넓힙니다.
- 웨이퍼 스케일 백팩(Wafer-Scale Backpack)
- — 웨이퍼 주변에 전력 변환, 직접 액체 냉각, 고속 I/O, 제어 전자장치를 통합한 자체 완결형 모듈입니다. CS-4에서는 이 모듈을 랙 후면에 수직으로 장착해 연산부와 전원 공급부를 분리합니다. 이전 세대보다 부품 수를 50% 줄이고 자동화 제조 비중을 60% 높여 배치 시간을 단축하는 구조입니다.
기술
- CS-4
- WSE-3 Turbo
- Nexus Platform Architecture
- Disaggregated Inference
- RoCE v2
- RDMA over Ethernet
- Direct Wafer Links
- AMD Helios
- AWS Trainium
언급된 리소스
AI 분석 전체 내용 보기
AI 요약 · 북마크 · 개인 피드 설정 — 무료
출처 · 인용 안내
수집 2026. 08. 19.출처 타입 WEB
인용 시 "요약 출처: AI Trends (aitrends.kr)"를 표기하고, 사실 확인은 원문 보기 기준으로 진행해 주세요. 자세한 기준은 운영 정책을 참고해 주세요.
