cache-aware-tiling

캐시 인지 타일링은 행렬 연산을 캐시 용량과 계층구조를 고려한 타일 단위로 분할해 캐시 활용도를 극대화하는 기법이다. 타일 크기를 조정해 메모리 접근 패턴을 로컬하게 유지하고 캐시 미스율을 낮춘다. 임베디드 장치에서 메모리 대역폭 제약을 완화해 처리량을 높인다.