메타, 2026년 9월부터 자체 AI 칩 Iris 생산 착수

이 요약은 AI가 원문을 분석해 생성했습니다. 정확한 내용은 원문 기준으로 확인하세요.

TL;DR

메타는 MTIA 프로그램의 일환으로 자체 AI 칩 Iris의 생산을 2026년 9월부터 시작할 계획이며 설계는 Broadcom, 파운드리는 TSMC가 담당한다. Iris는 훈련과 추론 가속을 목표로 GPU를 보완하는 성격이며 약 6주간의 버그 테스트를 큰 문제 없이 통과한 점이 원문에 제시된 근거이다. 이 칩 도입은 메타의 데이터센터 전력 용량을 2026년 7GW에서 2027년 14GW로 확장하려는 계획과 맞물려 있으며 이를 위해 소프트웨어 통합, 수율 관리, 전력·냉각 인프라 보강이 주요 과제로 남는다.

실용적 조언

메타는 Iris를 데이터센터에 투입하기 전에 소프트웨어 스택과 드라이버 호환성 시험을 우선적으로 확충해야 한다. 하드웨어가 훈련과 추론 연산을 가속하는 기본 설계를 가졌더라도 기존 GPU 기반 파이프라인과의 연계 지점에서 병목이 발생할 수 있으므로 통합 테스트를 통해 작업 분배와 오프로드 정책을 검증해야 한다. 또한 파운드리 수율과 초기 결함 모드를 면밀히 모니터링해 양산 전 소프트웨어·펌웨어 패치 계획을 준비해야 한다.
운영 측면에서는 전력·냉각 인프라 보강 계획을 세부적으로 수립해야 한다. 원문에 제시된 전력 용량 확대(7GW→14GW)는 단순한 장비 추가를 넘어 전력 전달망과 열관리 설계 변경을 요구하므로 파일럿 배포 후 단계적 확장을 권장한다. 마지막으로 외부 벤치마크와 독립적 검증을 통해 성능 대비 전력 효율과 총소유비용(TCO)을 객관적으로 평가할 필요가 있다.

섹션별 상세

메타는 2026년 9월부터 자체 개발한 AI 칩 Iris의 생산을 개시할 계획이며 이 프로젝트는 MTIA(training and inference accelerators) 프로그램의 일환으로 진행된다. 브로드컴이 칩 설계 파트너로 참여하고 TSMC가 파운드리 역할을 맡는 구조이며 원문은 설계·제조 파트너십을 명확히 제시하고 있다. Iris는 MTIA 소속 제품으로서 훈련과 추론 연산을 가속하는 목적을 갖고 있으며 이 점이 기존 GPU 중심 인프라와 다른 핵심적 포인트이다. 원문에서는 Iris가 약 6주간의 버그 테스트를 통과했고 큰 문제 없이 완료됐다고 보고했다.

Iris의 목적은 기존에 메타가 구매하던 Nvidia·AMD GPU를 대체하기보다는 보완하는 데 있다. 보완 역할은 전용 가속기가 신경망 연산의 일부를 전담해 GPU의 연산·메모리 병목을 분산시키는 방식으로 이루어지며 이는 MTIA 명칭에서 기대되는 작동 원리와 일치한다. 원문은 Iris가 'supplement' 역할이라고 명확히 밝히며 GPU와 병행 운용될 것임을 근거로 제시했다. 이러한 보완적 배치는 공급망 다변화와 비용·전력 효율 개선 가능성을 동시에 만들어낸다.

메타는 Iris 생산을 데이터센터 컴퓨팅 확장 계획과 연계해 2026년 7기가와트에서 2027년 14기가와트로 전력 용량을 늘리려는 목표를 세웠다. 전력 용량 증대는 단순한 서버 수 증가뿐 아니라 가속기 도입으로 인한 장비 전력 밀도, 냉각 설계, 전력 인프라 보강을 필요로 하며 Iris의 투입은 이 과정의 일부로 해석된다. 원문은 구체적 수치(7GW→14GW)를 제시해 확장 규모를 제시했고 이는 생산 착수 시점과 맞물려 투자·공급 계획의 현실성을 판단할 수 있는 근거가 된다. 전력 확대는 운영비와 인프라 리스크를 동반하므로 일정과 수율 관리는 핵심 운용 변수로 남는다.

용어 해설

Training and Inference Accelerator 프로그램(MTIA): — MTIA는 훈련(Training)과 추론(Inference)에 특화된 하드웨어 가속기를 개발하려는 프로그램을 의미한다. 이 프로그램 하에서 개발되는 칩은 신경망의 행렬 연산과 메모리 접근 패턴을 전용 회로로 가속해 GPU 기반 워크로드의 일부를 오프로드하도록 설계된다. MTIA는 데이터센터 내 연산 효율과 전력 효율을 개선해 대규모 모델 훈련과 서비스형 추론 비용을 낮추는 것을 목표로 한다.
Application-Specific Integrated Circuit(ASIC): — ASIC은 특정 용도를 위해 고정된 회로로 설계된 집적회로로서, 범용 프로세서에 비해 동일 연산에서 전력 효율과 처리량이 높다. AI 컨텍스트에서는 신경망의 행렬 곱셈이나 메모리 접근을 하드웨어적으로 최적화해 같은 전력 예산에서 더 많은 추론·훈련 처리를 가능하게 만든다. 제조공정과 설계 복잡성이 높아 초기 개발 비용과 테스트 기간이 길어지는 점이 특징이다.
칩 파운드리(제조 공정)(Chip Fabrication): — 칩 파운드리는 반도체 설계(디자인)를 실제 실리콘으로 만들어내는 제조 공정 전체를 가리킨다. 설계는 파운드리에 전달되고 노광, 식각, 금속 배선 등 복잡한 공정 단계를 거쳐 웨이퍼가 생산되며, 공정 미세화와 수율 관리가 성능과 비용에 직접적 영향을 준다. 대형 데이터센터용 AI 가속기에서는 TSMC 같은 파운드리와의 협업이 제품 성패를 좌우한다.

언급된 도구

Broadcom중립

Iris 칩의 설계 파트너로서 칩 아키텍처와 하드웨어 설계에 관여하는 역할을 한다.

TSMC중립

Iris 칩의 파운드리로서 실리콘 웨이퍼 제조와 공정 수율 확보를 담당한다.